高通吧 关注:187,775贴子:5,111,035
  • 7回复贴,共1

“女人会骗你,但die shot不会”——孤影照惊鸿 感谢

取消只看楼主收藏回复

“女人会骗你,但die shot不会”——孤影照惊鸿
感谢万扯淡老哥的风华二号的die shot ,让我有了对于BXT多种数据猜想的支撑,并且是无任何反驳理由的证据,依稀记得我对BXT的预估面积是512spN5下 8.4,但借助风华二号的die shot,计算的来的面积更令我惊喜,有望在5mm2一下,还是偏保守计算下得出的,下面看我表演!我要操作(开吹)了。


IP属地:广东来自Android客户端1楼2024-05-04 21:45回复
    首先是die shot的一些数据,die size7.62X8.24=62.8mm2,根据我数毛,得出BXT核心面积占die49%左右,后面按50%算,即在12ff工艺下 一个BXT MC1的面积是62.8/2=31.4mm2。


    IP属地:广东来自Android客户端2楼2024-05-04 21:49
    回复
      2026-04-24 12:54:27
      广告
      不感兴趣
      开通SVIP免广告
      台积电12ff到N7的晶体管缩放借助苹果A系列的实际表现来测算(实际缩放倍率要更大,因为GPU对于logic缩放更敏感,而A系列SOC中SRAM缩放倍率对其影响更大,但作为参考是很有意义的,所以采取该数据做缩放验算)。
      则12ff下 31.4mm2在N7下表现为10.1mm2,而在N5下缩放在1.8—2倍,即N5下5mm2 512SP。


      IP属地:广东来自Android客户端3楼2024-05-04 21:53
      回复
        N5下5mm2 512Sp是怎么概念呢,那高通8G3 的GPU表现来对比一下 1536SP(FMAX2)27mm2。如果按FP32的每GHZ性能相同来做对比,BXT需要将就30mm2 但对比高通会有翻倍的TEX与ROP性能,即游戏表现要比8G3强80% 同频下。这还是在BXT 2SPU的情况下。


        IP属地:广东来自Android客户端4楼2024-05-04 21:56
        回复
          从die shot看 FW与TOP互联层占据的面积大约在1/3左右,而通过增加SPU的情况下,会继续提升计算密度和PPAC,在DXT的发布稿中IMG明确DXT对比CXT 通过改动SPU的情况下可以获得约15%的计算密度 而在BXT的基础上共享FW与互联TOP层能获得约20%(理论上,但更多单元互联需要做更多改动,实际表现会在15%)的计算密度提升,这意味着在DXt下 1536SP 面积会减少至少20%,即12mm2左右。




          IP属地:广东来自Android客户端5楼2024-05-04 22:03
          回复
            如果说之前我根据AXT的PPT计算出来BXT N5下算得1024SP 11.2mm2难以置信的话,那么有了dieshot计算而来的10mm2甚至更令人难以置信。
            可以说IMG的XT系列GPU,至少领先友商1代到1代半甚至两代的话,是没有任何可质疑的。最后,等今年IMG发布DXD吧,我现在更多DXD加入的L3互联层更感兴趣了


            IP属地:广东来自Android客户端7楼2024-05-04 22:06
            回复
              靠 我的标题被百度吃了 本来我要吹天顶星科技


              IP属地:广东来自Android客户端8楼2024-05-04 22:07
              回复
                看到有说摩尔S30和风华二号跑分造假问题?我去看万扯淡动态的那两视频了,风华二号没问题,S30这玩意和风华二号的DXT没尿关系,看die shot都看的出来,S30是四组,每组256SP(FP32)分四个ALU簇,而BXT是但一组核心 两个ALU簇,每簇256SP(FP32),光是看die shot也能看出来不是一个东西啊,摩尔自己乱改一通,在S80上都还有前端指令发射的一堆问题呢,咋能拿摩尔的卡来套IMG BXT的




                IP属地:广东来自Android客户端14楼2024-05-04 23:39
                收起回复